RYZEN 7 1700 OC 3.9GHz / B350M-A

いきなりですがRYZEN 7 1700でオーバークロックを試してみました。どうやらこの石は3.9GHzが常用限界のようです。

CPU倍率を39倍にセットするだけのカジュアルOCを試す

まずは大台の40倍を試しましたが、OSは起動してもベンチを回すと強制再起動する状態に。core電圧オフセット量をMB上限モリモリの+0.2Vにしても安定しなかったので4GHzは諦め、39倍をためすことにします。

OCの電圧設定はAutoのまま、倍率だけ39倍セット。
CoreVIDが1.550Vとなってますが、BIOSだと1.35Vなので正しく読み取れてないだけ?

CPU-ZのBenchをさっくりと回してみると、Single:2227/Multi:20265という結構なスコアを記録。A10-6800KがSingle:1335/Multi:4600だったので4倍以上をたたき出しています。

CinebenchR15も試してみます。OpenGL:118.09fps/CPU:1688cb/Single:157cb。
1700cbを超えられなかったのが悔しいところですが、こんな簡単に出ちゃっていいの?というレベル。

CINEBENCH R15 A10-6800K
(4.6GHz)
RX460 RYZEN 7 3.9GHz
RX460
OpenGL 44.98fps 87.50fps 118.09fps
CPU 353cb 353cb 1688cb
CPU(Single Core) 106cb 106cb 157cb
MP Ratio 3.32 x 3.32 x 10.75 x

また以前に比べてOpenGLが格段に速くなっていますが、冷静に考えるとA10-6800Kがボトルネックになっていただけかもしれません。

Wraith Spireの動作音

デフォルトでCinebenchを回しても特にうるさくならなかったWraith Spireですが、流石に3.9Hz+昇圧状態ではファンが高速回転して頑張ってるなというのがわかるレベルになりました。
とはいっても一昔前の小型リテールクーラーのような耳ざわりな風切り音は発生しません。カジュアルOCならCPUクーラーはWraith Spireのままで良いかも。

普段使いでは、瞬間的にファンの回転数が上がる機会が増えてます。BIOSでのOCだと常時3.9GHzなので確実に発熱量は増えているのでしょう。ですがこちらも空気清浄機や暖房の音にかき消されるレベルなので十分静かです。

Coreinfoを試す

2chのRYZENスレで紹介されていたCoreinfoを試してみました。
このツールはLinuxの/proc/cpuinfoの強化版みたいなものなんですね。勉強になります。

> Coreinfo.exe
AMD Ryzen 7 1700 Eight-Core Processor          
AMD64 Family 23 Model 1 Stepping 1, AuthenticAMD
Microcode signature: 08001105
HTT       	*	Multicore
HYPERVISOR	-	Hypervisor is present
VMX       	-	Supports Intel hardware-assisted virtualization
SVM       	*	Supports AMD hardware-assisted virtualization
X64       	*	Supports 64-bit mode

SMX       	-	Supports Intel trusted execution
SKINIT    	*	Supports AMD SKINIT

NX        	*	Supports no-execute page protection
SMEP      	*	Supports Supervisor Mode Execution Prevention
SMAP      	*	Supports Supervisor Mode Access Prevention
PAGE1GB   	*	Supports 1 GB large pages
PAE       	*	Supports > 32-bit physical addresses
PAT       	*	Supports Page Attribute Table
PSE       	*	Supports 4 MB pages
PSE36     	*	Supports > 32-bit address 4 MB pages
PGE       	*	Supports global bit in page tables
SS        	-	Supports bus snooping for cache operations
VME       	*	Supports Virtual-8086 mode
RDWRFSGSBASE	*	Supports direct GS/FS base access

FPU       	*	Implements i387 floating point instructions
MMX       	*	Supports MMX instruction set
MMXEXT    	*	Implements AMD MMX extensions
3DNOW     	-	Supports 3DNow! instructions
3DNOWEXT  	-	Supports 3DNow! extension instructions
SSE       	*	Supports Streaming SIMD Extensions
SSE2      	*	Supports Streaming SIMD Extensions 2
SSE3      	*	Supports Streaming SIMD Extensions 3
SSSE3     	*	Supports Supplemental SIMD Extensions 3
SSE4a     	*	Supports Streaming SIMDR Extensions 4a
SSE4.1    	*	Supports Streaming SIMD Extensions 4.1
SSE4.2    	*	Supports Streaming SIMD Extensions 4.2

AES       	*	Supports AES extensions
AVX       	*	Supports AVX intruction extensions
FMA       	*	Supports FMA extensions using YMM state
MSR       	*	Implements RDMSR/WRMSR instructions
MTRR      	*	Supports Memory Type Range Registers
XSAVE     	*	Supports XSAVE/XRSTOR instructions
OSXSAVE   	*	Supports XSETBV/XGETBV instructions
RDRAND    	*	Supports RDRAND instruction
RDSEED    	*	Supports RDSEED instruction

CMOV      	*	Supports CMOVcc instruction
CLFSH     	*	Supports CLFLUSH instruction
CX8       	*	Supports compare and exchange 8-byte instructions
CX16      	*	Supports CMPXCHG16B instruction
BMI1      	*	Supports bit manipulation extensions 1
BMI2      	*	Supports bit manipulation extensions 2
ADX       	*	Supports ADCX/ADOX instructions
DCA       	-	Supports prefetch from memory-mapped device
F16C      	*	Supports half-precision instruction
FXSR      	*	Supports FXSAVE/FXSTOR instructions
FFXSR     	*	Supports optimized FXSAVE/FSRSTOR instruction
MONITOR   	*	Supports MONITOR and MWAIT instructions
MOVBE     	*	Supports MOVBE instruction
ERMSB     	-	Supports Enhanced REP MOVSB/STOSB
PCLMULDQ  	*	Supports PCLMULDQ instruction
POPCNT    	*	Supports POPCNT instruction
LZCNT     	*	Supports LZCNT instruction
SEP       	*	Supports fast system call instructions
LAHF-SAHF 	*	Supports LAHF/SAHF instructions in 64-bit mode
HLE       	-	Supports Hardware Lock Elision instructions
RTM       	-	Supports Restricted Transactional Memory instructions

DE        	*	Supports I/O breakpoints including CR4.DE
DTES64    	-	Can write history of 64-bit branch addresses
DS        	-	Implements memory-resident debug buffer
DS-CPL    	-	Supports Debug Store feature with CPL
PCID      	-	Supports PCIDs and settable CR4.PCIDE
INVPCID   	-	Supports INVPCID instruction
PDCM      	-	Supports Performance Capabilities MSR
RDTSCP    	*	Supports RDTSCP instruction
TSC       	*	Supports RDTSC instruction
TSC-DEADLINE	-	Local APIC supports one-shot deadline timer
TSC-INVARIANT	*	TSC runs at constant rate
xTPR      	-	Supports disabling task priority messages

EIST      	-	Supports Enhanced Intel Speedstep
ACPI      	-	Implements MSR for power management
TM        	-	Implements thermal monitor circuitry
TM2       	-	Implements Thermal Monitor 2 control
APIC      	*	Implements software-accessible local APIC
x2APIC    	-	Supports x2APIC

CNXT-ID   	-	L1 data cache mode adaptive or BIOS

MCE       	*	Supports Machine Check, INT18 and CR4.MCE
MCA       	*	Implements Machine Check Architecture
PBE       	-	Supports use of FERR#/PBE# pin

PSN       	-	Implements 96-bit processor serial number

PREFETCHW 	*	Supports PREFETCHW instruction

Maximum implemented CPUID leaves: 0000000D (Basic), 8000001F (Extended).

Logical to Physical Processor Map:
**--------------  Physical Processor 0 (Hyperthreaded)
--**------------  Physical Processor 1 (Hyperthreaded)
----**----------  Physical Processor 2 (Hyperthreaded)
------**--------  Physical Processor 3 (Hyperthreaded)
--------**------  Physical Processor 4 (Hyperthreaded)
----------**----  Physical Processor 5 (Hyperthreaded)
------------**--  Physical Processor 6 (Hyperthreaded)
--------------**  Physical Processor 7 (Hyperthreaded)

Logical Processor to Socket Map:
****************  Socket 0

Logical Processor to NUMA Node Map:
****************  NUMA Node 0

No NUMA nodes.

Logical Processor to Cache Map:
**--------------  Data Cache          0, Level 1,   32 KB, Assoc   8, LineSize  64
**--------------  Instruction Cache   0, Level 1,   64 KB, Assoc   4, LineSize  64
**--------------  Unified Cache       0, Level 2,  512 KB, Assoc   8, LineSize  64
********--------  Unified Cache       1, Level 3,    8 MB, Assoc  16, LineSize  64
--**------------  Data Cache          1, Level 1,   32 KB, Assoc   8, LineSize  64
--**------------  Instruction Cache   1, Level 1,   64 KB, Assoc   4, LineSize  64
--**------------  Unified Cache       2, Level 2,  512 KB, Assoc   8, LineSize  64
----**----------  Data Cache          2, Level 1,   32 KB, Assoc   8, LineSize  64
----**----------  Instruction Cache   2, Level 1,   64 KB, Assoc   4, LineSize  64
----**----------  Unified Cache       3, Level 2,  512 KB, Assoc   8, LineSize  64
------**--------  Data Cache          3, Level 1,   32 KB, Assoc   8, LineSize  64
------**--------  Instruction Cache   3, Level 1,   64 KB, Assoc   4, LineSize  64
------**--------  Unified Cache       4, Level 2,  512 KB, Assoc   8, LineSize  64
--------**------  Data Cache          4, Level 1,   32 KB, Assoc   8, LineSize  64
--------**------  Instruction Cache   4, Level 1,   64 KB, Assoc   4, LineSize  64
--------**------  Unified Cache       5, Level 2,  512 KB, Assoc   8, LineSize  64
--------********  Unified Cache       6, Level 3,    8 MB, Assoc  16, LineSize  64
----------**----  Data Cache          5, Level 1,   32 KB, Assoc   8, LineSize  64
----------**----  Instruction Cache   5, Level 1,   64 KB, Assoc   4, LineSize  64
----------**----  Unified Cache       7, Level 2,  512 KB, Assoc   8, LineSize  64
------------**--  Data Cache          6, Level 1,   32 KB, Assoc   8, LineSize  64
------------**--  Instruction Cache   6, Level 1,   64 KB, Assoc   4, LineSize  64
------------**--  Unified Cache       8, Level 2,  512 KB, Assoc   8, LineSize  64
--------------**  Data Cache          7, Level 1,   32 KB, Assoc   8, LineSize  64
--------------**  Instruction Cache   7, Level 1,   64 KB, Assoc   4, LineSize  64
--------------**  Unified Cache       9, Level 2,  512 KB, Assoc   8, LineSize  64

Logical Processor to Group Map:
****************  Group 0
仮まとめ

ASCIIの「インテル超え確実!? Ryzen 7最速ベンチその実力とは?」を読んで、RYZENのターゲットを1700Xから1700に変えたは正解でした。1700もかなり遊べるCPUだと思います。
B350M-AはOCのセッティング枠は狭いので最後の一押しは弱い感じですが、実売12,000円なことを考えれば相当頑張ってるマザーボードだと思います。これ以上を求めるのは酷なのでX370搭載MicroATXマザーボードを待つことにします。
次回は定格クロックに戻して、A10-6800K(4.6GHz)との比較をしてみたいと思います。

スポンサーリンク
レクタングル (大)

レクタングル (大)